ترانزیستور اثر میدانی کانال کوتاه دو-گیت بدون پیوند (مقاله ترجمه شده)

چکیده

ما ویژگی های  FETهای(JL)  کانال کوتاه گیت-دوبل (DG) بدون پیوند را توسط شبیه سازی ادوات مطالعه می نماییم. تنزل های مشخصه خروجی I-V مشخصه مانند یک طول کانال بسیار کاهش یافته موجب القای افزایش شیب زیرآستانه و تغییر ولتاژ آستانه به علت تغییرات دوپینگ بدنه می شود و طول کانال به طور نظام مند مورد تجزیه و تحلیل قرار خواهد گرفت. توزیعات غلظت الکترون, میدان و پتانسیل الکتریکی در منطقه کانال بدنه نیز تحلیل می شوند. مقایسه ها با FETهای حالت-وارونگی مرسوم (IM)، که می تواند مزایای استفاده از FET های JL را نشان دهد نیز انجام شده است.

مقدمه

در حال حاضر، هنگامی که ابعاد MOSFET در ده ها نانومتر کوچکتر مقیاس بندی می شوند، اثر کانال کوتاه (SCE) به طور جدی بر رفتار ادوات تاثیر می گذارد. در مقیاس نانو، تاثیر SCE بر ویژگی های مرسوم ماسفت های مرسوم را نمی توان نادیده گرفت. به منظور کاهش این تاثیر، ساختارهای چند-گیت ای مانند گیت-دوبل (DG)، اطراف-گیت و Fin-FET ها ، که می توانند SCEها را حذف نمایند و ظرفیت کنترل جریان را بهبود بخشند، پیشنهاد شده است. [1-3] با این حال، تحقق مشخصات فرا-تند دوپینگ بین (برای مثال) یک منطقه نوع n سورس / درین (S / D) و یک منطقه بدنه نوع-p, هنوز هم یک چالش بزرگ برای تولید ماسفت چند گیت در مقیاس نانو است [4]. برای حل این مشکل، نوع جدیدی از ماسفت، به نام ترانزیستورهای اثر میدانی بدون پیوند (FETهای JL)، مطرح شده است. در مقایسه با ماسفت های معمولی حالت-وارونگی (IM) ، FETهای JL به هیچ اتصال p-n برای شکل تشکیل بین منطقه S / D و منطقه کانال بدنه که می تواند به عنوان ادوات JL MOSFET نوع-n-n-n (کانال n) یا نوع-p-p-p (کانال p) دیده شود, نیاز ندارند. دستیابی به یک عملکرد خوب در FETهای JL ساخته شده در یک ویفر SOI آسان تر است. به عنوان مثال نگاهی به JFET نوع-n-n-n می اندازیم؛ توسط لوله کشی الکترون ها را از منطقه بدنه توسط نیروی میدان الکتریکی گیت برای تهی ساختن کامل بدنه در بایاس گیت خاموش می شود. فیلم های سیلیکون نازک تر, آسانتر از کانال جلوگیری می کنند و سپس منطقه کانال به تخلیه کامل می رسد. از نقطه نظر توزیع پتانسیل الکتریکی، باند انرژی کانال به علت کاهش ولتاژ گیت خمیده می شود و یک مانع قوی بین سورس و درین تشکیل می شود که جریان الکترون ها از سورس به درین را دشوار می سازد. زمانی که بایاس گیت افزایش می یابد، تخلیه منطقه بدنه به تدریج از بین می رود. با افزایش غلظت الکترون، مقاومت نیز کاهش می یابد. هنگامی که غلظت الکترون به غلظت دوپینگ بدنه ND می رسد، منطقه کانال زیر گیت از نظر الکتریکی خنثی می شود. افزایش بیشتر ولتاژ گیت موجب افزایش تجمع الکترون در واسطه بین اکسید گیت و فیلم سیلیکون می شود. این باعث می شود که مقاومت دستگاه تا حد زیادی کاهش یابد و یک حالت رسانای خوب تحت یک ولتاژ خاص درین-به-سورس تشکیل شود. سپس دستگاه روشن می شود. بنابراین، متفاوت از ماسفت های IM سنتی نوع n-p-n یا نوع p-n-p، FET های بدون پیوند از حامل های اکثریت برای حمل و نقل بین سورس و درین استفاده می کنند. این بدان معناست که این یک MOSFET حالت انباشت است. از نقطه نظر ماکروسکوپی، گیت به عنوان یک سوئیچ کنترل خوب عمل می کند که دستگاه را در بایاس گیت پایین خاموش می کند و در بایاس گیت بالا روشن می کند, مبتنی بر این فرض که فیلم سیلیکون به اندازه کافی نازک است. این نوع دستگاه نه تنها اطمینان می دهد که دستگاه به خوبی می تواند مانند یک MOSFET معمولی کار کند، بلکه از نیاز به سوییچینگ گرادیان غلظت دوپینگ تیز از نوع n به نوع p جلوگیری می کند. این نوع از ماسفت ها تا حد زیادی الزامات فرآیند ساخت را کاهش می دهند. در حال حاضر، برخی از گروه های تحقیقاتی, برخی از مطالعات مرتبط با FETهای JL با یک ساختار گیت-دوبل را انجام داده اند، از جمله تحقیق در مورد مبانی نظری برای درک بهتر رفتار دستگاه. [5] تجزیه و تحلیل ویژگی های حالت روشن دستگاه در ولتاژهای درین مختلف و پتانسیل تحت شرایط عملیاتی مختلف [6t] و غیره. همه این تحلیل های فوق با این فرض انجام می شوند که طول کانال به اندازه کافی بلند است، بنابراین، SCEها نادیده گرفته می شوند. همچنین برخی از تحقیقات دیگر ابتدائاً عملکردهای ترانزیستور نانوسیم سیلیکونی بدون پیوند را از نظر SCEها مطالعه نمودند, مانند ویژگی های حالت-روشن، ویژگی های خروجی و دمای شیب زیرآستانه دمای-اتاق به عنوان تابعی از ولتاژ گیت [7]. با این حال، ارائه یک مطالعه مفصل تر در مورد ویژگی های عملیاتی آن در وضعیت SCEها لازم است.

شبیه سازی ویژگی ها

مشخصات حالت روشن و مشخصات خروجی

شکل 1 نمای شماتیک دو-بعدی از FET های DG JL را نشان می دهد. در اینجا، L طول کانال است. tb و TOX به ترتیب ضخامت بدنه سیلیکون و اکسید گیت می باشند. عرض کانال به صورت W.ND مشخص می شود و NA نشان دهنده غلظت ناخالصی یکنواخت FETهای نوع n و نوعp  است. منطقه S / D و منطقه بدنه یک FET JL دارای نوع دوپینگ و غلظت یکسان هستند. بالا و پایین دستگاه دارای یک الکترود گیت برای کنترل دستگاه است. به عنوان مثال, به FETهای نوع-n DG JL نگاه کنید. ما TOX 1.5 نانومتر را برای هر دستگاه تعریف می کنیم و FET های  DG JL را با استفاده از SILVACO ATLAS شبیه سازی می کنیم.

اثر طول کانال

تاثیر طول کانال در ولتاژ آستانه

شکل 3 (a) مقایسه مشخصات حالت-روشن ادوات بدون پیوند و سنتی را نشان می دهد. انواع دوپینگ بدنه دو نوع دستگاه, نوع n و نوع p هستند و غلظت های دوپینگ, هر دو هستند. ضخامت های دو ادوات, 10 نانومتر هستند و تغییرات طول کانال هر دو در 10 نانومتر، 20 نانومتر، 30 نانومتر، و 1 میکرومتر تنظیم می شوند. VDS در 1 ولت تنظیم می شود. همانطور که نشان داده است, ولتاژهای آستانه دو دستگاه با کاهش طول های کانال و تغییر VT در ماسفت های DG JL کوچکتر از ماسفت های DG IM است که بدان معنیست که طول کانال کوتاه تر دارای تاثیر کمتر بر ماسفت های DG JL نسبت به ماسفت های DG IM است. شکل 3 (b), مشخصات حالت-روشن ادوات با VDS = 0.05 V را نشان می دهد. بنابراین می توانیم تاثیر VDS در ادوات را نادیده بگیریم. هر دو ولتاژهای آستانه زمانی کاهش می یابند که طول کانال کوتاه تر می شود، اما همچنین مشاهده می شود که تاثیر ماسفت های DG JL در VT کوچکتر است. در مورد VDS = 1 V و VDS = 0.05 V، تفاوت بین VT با L = 1 متر و VT با L = 10 نانومتر، 20 نانومتر، 30 نانومتر را به ترتیب برای بدون MOSFET پیوند و سنتی DG، محاسبه می نماییم. منحنی طول کانال- در شکل 3(c) نشان داده شده است. از نمودار، تاثیر تغییر طول کانال روی ولتاژهای آستانه در هر دو نوع از ادوات را به طور مستقیم می توان دید. هنگامی که طول کانال به 10 نانومتر کاهش می یابد، حتی در VDS پایین تر از 0.05 V، تغییر ولتاژ آستانه DG IM MOSFET حدود 0.6 Vاست، اما تغییر ولتاژ آستانه DG JL MOSFET در حدود 0.43 ولت است. نتیجه, برای ولتاژ درین به سورس بالاتر یکسان است.

تاثیر ضخامت بدنه

پارامترهای JL FET DG را به صورت L = 20 نانومتر، W = 10 نانومتر و تغییرات ضخامت بدنه از 5 تا 20 نانومتر تنظیم نمایید. شکل 5 (a), مقایسه نتایج شبیه سازی را ترسیم می نماید. با توجه به هر یک از دستگاه های دارای طول و عرض کانال یکسان، منطقه کنترل گیت, تغییر نمی کند. هنگامی که ضخامت بدنه متفاوت است، مقدار حامل های اکثریت کنترل شده توسط گیت نیز متفاوت است. تحت همان بایاس گیت پایین در منطقه زیرآستانه، هرقدر حامل های اکثریت ادوات بیشتر باشد، تشکیل منطقه بدنه تخلیه شده سخت تر است. از این رو ولتاژ آستانه با افزایش ضخامت بدنه کاهش می یابد. SSهای چهار دستگاه بالا, به ترتیب 63، 72، 94، و 128 میلی ولت / dec، می باشند. SS به تدریج با افزایش ضخامت بدنه افزایش می یابد. به عبارت دیگر، با کاهش ضخامت بدنه، سرعت سوئیچینگ حالت خاموش به حالت باز مورد بدون پیوند به تدریج افزایش می یابد و توانایی کنترل بایاس گیت نیز افزایش می یابد.

توزیعات غلظت الکترون و پتانسیل الکترواستاتیک در جهت کانال با tb های مختلف

پارامترهای DG JL FET ها را به صورت L= 20 نانومتر، W= 10 نانومتر و tb مختلف به ترتیب به صورت 10 نانومتر، 20 نانومتر و 40 نانومتر تنظیم نمایید. VGS و VDS از سه دستگاه را به صورت -0.2V و 0.5V تنظیم نمایید. توزیع غلظت الکترون و پتانسیل الکترواستاتیک با tb متفاوت در جهت کانال در نقطه 1 نانومتر دورتر از سطح بدنه سیلیکون در شکل 6 نشان داده شده است. اشکال 6 (a) و 6 (b), غلظت الکترون و پتانسیل الکترواستاتیک را گزارش می دهند. دیده می شود زمانی که ادوات بدون پیوند دارای طول کانال یکسان اما tbs مختلف هستند، در منطقه زیرآستانه، تحت همان بایاس ها، برای مثال و مورد tb ضخیم تر می تواند شامل حامل های اکثریت بیشتر در منطقه بدنه کانال باشد که تهی کردن منطقه کانال را برای بایاس گیت سخت تر می سازد. همانطور که در شکل (6) نشان داده شده است، غلظت الکترون سطح برای مورد tb بزرگتر نیز بالاتر است. به عبارت دیگر، پتانسیل سطح برای یک tb بزرگتر نیز باید بالاتر باشد که می توان آن را در شکل 6 (b) دید. بنابراین، برای ادوات تحت بایاس های یکسان، و با طول کانال مشابه, اما با tb متفاوت، می توان پیش بینی کرد که جریان زیرآستانه بیشتر برای مورد tb بزرگتر القا خواهد شد. این پیش بینی سازگار با نتایج شبیه سازی نشان داده شده در شکل 5 (a) است.

توزیع غلظت الکترون میدان الکتریکی و پتانسیل الکتریکی در جهت عمود بر کانال

نگاهی به DG JL FET با همان پارامترها به صورت L = 20 نانومتر، W = 10 نانومتر، tb = 10 نانومتر و بیاندازید. VDS را برابر با 0.5 V تنظیم نمایید و ولتاژ گیت (-0.8, 0.4,0,0.4,0.8 ولت) تغییر دهید. شکل 7 (a)، 7 (b) و 7 (c) ، به ترتیب، مقایسه توزیع غلظت الکترون پتانسیل الکترواستاتیک و میدان الکتریکی در جهت عمود بر کانال در موقعیت های مختلف را گزارش می دهد. شکل 7 (d) بزرگنمایی جزئی میدان الکتریکی را نشان می دهد.

تاثیر ولتاژ درین

پارامترهای JL FET DG را به صورت L = 10 نانومتر، W = 10 نانومتر، tb = 10 نانومتر اشکال 8 (a) و 8 (b), نمودار مشخصات حالت-روشن در مقیاس های لگاریتم خطی از DG JL FET برای VDS متفاوت (0.2، 0.4، 0.6، 0.8، 1.0، 1.2 V) بود. دیده می شود که ولتاژ آستانه با افزایش VDS کاهش می یابد. شکل 8 (c) توزیع پتانسیل الکترواستاتیک در جهت کانال DG JL FET برای VDS اعم از 0.2 تا 1.2 V در پله های 0.2 V و VDS = 1.5 V در نقطه tb/2 را نشان می دهد. شکل 8 (d) توزیع پتانسیل الکترواستاتیک در جهت عمود بر کانال در نقطه L / 2 نشان می دهد. پتانسیل الکترواستاتیک با افزایش VDS در دو نمودار افزایش می یابد.

نتیجه گیری

ما مشخصات FETهای DG JL را شبیه سازی و تحلیل نمودیم. از نتایج شبیه سازی، مشاهده می شود که FET های DG JL تمام خواص ماسفت DG معمولی را دارند. این مقاله اثر غلظت دوپینگ، طول کانال و ضخامت بدنه در ولتاژ آستانه و شیب زیرآستانه کانال کوتاه FETهای JL را تحلیل نمود. در همان شرایط، تاثیر طول کانال و VDS در FETهای JL کوچکتر از FET ها معمولی است. با توجه به این مزایا، از نظر SCEها,JL FET می تواند یک انتخاب خوب باشد.

این مقاله ISI در سال 2013 در نشریه IOP و در مجله نیمه هادی ها، توسط دانشکده علوم و مهندسی اطلاعات منتشر شده و در سایت ای ترجمه جهت دانلود ارائه شده است. در صورت نیاز به دانلود رایگان اصل مقاله انگلیسی و ترجمه آن می توانید به پست دانلود ترجمه مقاله ترانزیستور اثر میدانی کانال کوتاه دو-گیت بدون پیوند در سایت ای ترجمه مراجعه نمایید.