ای ترجمه
ای ترجمه
خواندن ۴ دقیقه·۲ سال پیش

منطقه کارآمد و توان پایین در CMOS 0.18 μm (مقاله ترجمه شده)

چکیده

این مقاله نتایج طراحی نمونه اولیه بلوک IP یک مبدل آنالوگ به دیجیتال با تقریب متوالی (SAR ADC) را برای پیاده سازی با فن آوری 0.18 μm MMRF CMOS از شرکت UMC (تایوان) ارائه می دهد.

در درجه اول، واحد ADC در این مقاله با توجه به الزامات فنی بازخوانی دستگاه های الکترونیکی سیستم ردیابی سیلیکونی برای آزمایش ماده باریونی فشرده [Compressed Baryonic Matter] در دستگاه شتاب دهنده FAIR (www.gsi.de/en/research/fair.htm) طراحی شده است. هر چند، از این ADC می توان برای طیف وسیع تری از کاربردها هم استفاده کرد.

برای افزایش دقت و حصول اطمینان از قدرت تشخیص ADC از یک مقایسه کننده rail-to-rail استفاده شد. این ADC SAR بر روی تراشه ناحیه ای به مساحت 325 μm × 325 μm را اشغال می کند، ENOB برابر 6.88 بیت است، حداکثر DNL کمتر از 0.8 LSB و INL کمتر از 0.6 LSB است، فرکانس نمونه برداری 20 MHz، فرکانس ساعت 200 MHz و SNDR برابر 43.2 dB است. با این پارامترها ADC در ولتاژ تغذیه اسمی 1.8 V، در حدود 1.3 mA جریان مصرف می کند.

مقدمه

در ساختمان مدارهای مجتمع با کاربرد خاص (ASIC) برای سیستم های مختلف، آشکارساز بازخوانی اطلاعات یکی از بلوک های مهم مبدل های آنالوگ به دیجیتال (ADC) است. به طور خاص، ADC ها برای سیستم های داده - محور چند کانالی برای جمع آوری و پردازش داده ها با عملکرد غیر تصادفی سازی [derandomization] آنالوگ مورد نیاز هستند، که در [1]، [2] برای آزمایش CBM در مرکز شتاب دهنده بین المللی FAIR طراحی شده اند.

الزامات اصلی یک ADC برای این کاربرد عبارتند از: ناحیه کوچک اشغال شده روی تراشه، مصرف توان کم و سرعت متوســط (10 - 100 MS/s). به منظور برآوردن الزامات فنی برای دستگاه های الکترونیکی بازخوانی سیستم ردیابی سیلیکونی CBM، از معماری خط لوله ای [pipeline] و ADC با تقریب متوالی به عنوان محبوب ترین راه حل ها استفاده می شود [3]. در مقایسه این دو معماری از تعدادی از آثار مدرن [4-7]، به نظر می رسد، مبدل آنالوگ به دیجیتال با تقریب متوالی (SAR) نسبت به ADC خط لوله ای، به دلیل مصرف توان بیشتر و ناحیه بزرگتر بر روی تراشه با معماری ADC خط لوله ای، برای سرعت های نمونه برداری در محدوده متوسط برتر باشد[3].

معماری ADC

شکل 1 بلوک دیاگرام نمونه اولیه ساخته شده از مبدل آنالوگ به دیجیتال 8 بیتی را نشان می دهد که شامل یک مدار نمونه برداری و نگهدار (SH)، یک DAC، یک مقایسه کننده و بلوک کنترل SAR است.

چرخه ADC

چرخه عملیات ADC را می توان به مراحل زیر تقسیم کرد:

- در محل ورود سیگنال RST، بازنشانی ولتاژ ثبات تقریب متوالی و DAC وجود دارد.

- SH وارد فاز نمونه برداری می شود و شروع به ضبط سطح فعلی بار ورودی می کند.

- ثبات تقریب متوالی DAC MSB، که بزرگترین ظرفیت 128 Cunit را دارد، روشن می کند، DAC ولتاژی تولید می کند که برابر نصف مقیاس تبدیل کامل است.

- مقایسه کننده تصمیم می گیرد که در طول تبدیل MSB باید روی تنظیمات بالا و یا پایین [high or low] باقی بماند.

- مقایسه ادامه می یابد تا همه مقادیر بیت های خروجی تعیین شوند.

- پس از شناسایی همه 8 بیت، سیگنال پایان شمارش EOC تولید می شود، ADC تا زمان سیگنال بازنشانی بعدی RST مقدار خود را حفظ می کند.

نتایج شبیه سازی و آرایش

تراشه پیشنهادی برای ساخت در فرآیند180 nm single poly 6 metal MMRF CMOS به وسیله شرکت UMC (تایوان) طراحی شده است. شکل 5، آرایش ADC را نشان می دهد. این ADC به همراه آرایه خازنی ناحیه ای در حدود 0.105 mm2 از سطح تراشه را اشغال می کند. پارامترهای دیگر ADC در جدول 1 ارائه شده است.

INL و DNL برای ADC SARطراحی شده در شکل 6 نشان داده شده است. دقت DAC به دقت اچینگ [etching] فلزی و نویز آرایه خازنی وابسته است. مقادیر پیک INL بین 0.1 - 0.65 LSBو مقادیر پیک DNL بین -0.55 - 0.68 LSB قرار دارند. سوئیچ های مقاومت کم، سرعت را بالا برده و مصرف توان و غیرخطی بودن ADC را افزایش می دهند.

نتیجه گیری

ADC نشان داده شده شکل 5، برای فن آوری 0.18 μm CMOS طراحی شده است. این مبدل ناحیه ای به مســـــاحت 325 μm × 325 μmرا بر روی تراشه اشغال می کند.

ENOB در فرکانس نمونه برداری 20 MHz برابر 6.88 بیت، فرکانس ساعت برابر 200 MHzو SNDR نیز برابر 43.2 dB است. با این پارامترها ADC در ولتاژ تغذیه اسمی 1.8 V درحدود 1.3 mA مصرف می کند. ADC طراحی شده به عنوان جزء اصلی کاربرد داده محور IC های خاص برای محفظه موآن [moun] آزمایش CBM در نظر گرفته شده است.

این مقاله در سال 2014 در نشریه آی تریپل ای و در کنفرانس بین المللی میکروالکترونیک، توسط گروه الکترونیک منتشر شده و در سایت ای ترجمه جهت دانلود ارائه شده است. در صورت نیاز به دانلود رایگان اصل مقاله انگلیسی و ترجمه آن می توانید به پست دانلود ترجمه مقاله منطقه کارآمد و توان پایین در CMOS 0.18 μm در سایت ای ترجمه مراجعه نمایید.

مقاله خازن هامقاله مدارهای مجتمع CMOSمقاله تقاضای برقمقاله روش های تقریبمقاله رجیسترها
خدمات ارائه مقالات علمی و سفارش ترجمه تخصصی
شاید از این پست‌ها خوشتان بیاید